Urychlení algoritmů rastrového obrazu pomocí co-designu
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F01%3APU28732" target="_blank" >RIV/00216305:26230/01:PU28732 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Imaging Algorithm Speedup Using Co-Design
Popis výsledku v původním jazyce
The contribution shows a possibility to speed up image processing algorithms using a suitable combination of DSP and FPGA and also demonstrates methods to distribute the computational tasks between the DSP and FPGA.
Název v anglickém jazyce
Imaging Algorithm Speedup Using Co-Design
Popis výsledku anglicky
The contribution shows a possibility to speed up image processing algorithms using a suitable combination of DSP and FPGA and also demonstrates methods to distribute the computational tasks between the DSP and FPGA.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
—
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2001
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Summaries Volume Process Control 01
ISBN
80-227-1542-5
ISSN
—
e-ISSN
—
Počet stran výsledku
2
Strana od-do
96-97
Název nakladatele
Faculty of Electrical Engineering and Informatics, University of Technology Košice
Místo vydání
Štrbské Pleso
Místo konání akce
Štrbské Pleso
Datum konání akce
11. 6. 2001
Typ akce podle státní příslušnosti
EUR - Evropská akce
Kód UT WoS článku
—