Executable System-Level Specifications of HW/SW Architecture for Embedded Multiprocessor Systems

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F02%3APU36185" target="_blank" >RIV/00216305:26230/02:PU36185 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Executable System-Level Specifications of HW/SW Architecture for Embedded Multiprocessor Systems

Popis výsledku v původním jazyce

The paper addresses the problem of preliminary system level modeling and simulation of parallel, embedded applications oriented to performance estimation. A CSP-based simulation tool Transim, originally intended for simulating message-passing architectures, proved to be very useful in quest for optimum HW/SW architectures in much wider area of applications. Particularly, it has been retargeted for shared memory architectures with a bus. Processing of a formal description of a system architecture, communnication as well as software modules and their mapping onto hardware leads directly to performance figures. The technique is demonstrated on the generic hybrid pipeline/farm architecture suitable for embedded tasks and on a small cluster of SMPs.

Název v anglickém jazyce

Executable System-Level Specifications of HW/SW Architecture for Embedded Multiprocessor Systems

Popis výsledku anglicky

The paper addresses the problem of preliminary system level modeling and simulation of parallel, embedded applications oriented to performance estimation. A CSP-based simulation tool Transim, originally intended for simulating message-passing architectures, proved to be very useful in quest for optimum HW/SW architectures in much wider area of applications. Particularly, it has been retargeted for shared memory architectures with a bus. Processing of a formal description of a system architecture, communnication as well as software modules and their mapping onto hardware leads directly to performance figures. The technique is demonstrated on the generic hybrid pipeline/farm architecture suitable for embedded tasks and on a small cluster of SMPs.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F02%2F0503" target="_blank" >GA102/02/0503: Predikce a ladění paralelní výkonnosti</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2002

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the Joint Workshop on Formal Specifications of Computer-Based Systems, 2002

ISBN

1-85769-169-5

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

65-70

Název nakladatele

University of Stirling

Místo vydání

Stirling

Místo konání akce

Lund

Datum konání akce

8. 4. 2002

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—