The Formal Approach to the RTL Test Application Problem Using Petri Nets
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F02%3APU36214" target="_blank" >RIV/00216305:26230/02:PU36214 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
The Formal Approach to the RTL Test Application Problem Using Petri Nets
Popis výsledku v původním jazyce
An approach to solve the test application problem is presented. On the basis of RT-level digital circuit formal model, properties of circuit elements, which are important for test controller synthesis, are discussed. Algorithm to extract such informationfrom the model of the circuit and algorithm to create a model of test application to the selected circuit element are presented. To evaluate the relevance of given path for diagnostic data and possibility of parallelism, Petri Nets concept is used.
Název v anglickém jazyce
The Formal Approach to the RTL Test Application Problem Using Petri Nets
Popis výsledku anglicky
An approach to solve the test application problem is presented. On the basis of RT-level digital circuit formal model, properties of circuit elements, which are important for test controller synthesis, are discussed. Algorithm to extract such informationfrom the model of the circuit and algorithm to create a model of test application to the selected circuit element are presented. To evaluate the relevance of given path for diagnostic data and possibility of parallelism, Petri Nets concept is used.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/GA102%2F01%2F1531" target="_blank" >GA102/01/1531: Formální postupy v diagnostice číslicových obvodů - verifikace testovatelného návrhu</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2002
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of IEEE Design and Diagnostics of Electronic Circuits and Systems 2002
ISBN
80-214-2094-4
ISSN
—
e-ISSN
—
Počet stran výsledku
9
Strana od-do
78-86
Název nakladatele
Faculty of Information Technology BUT
Místo vydání
Brno
Místo konání akce
Brno
Datum konání akce
17. 4. 2002
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—