Communication Architectures for Application-Specific Multiprocessor Systems (on a Chip)

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F03%3APU42619" target="_blank" >RIV/00216305:26230/03:PU42619 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Communication Architectures for Application-Specific Multiprocessor Systems (on a Chip)

Popis výsledku v původním jazyce

A problem of designing communication architecture optimized for specific applications is considered. Given the mapping of a parallel algorithm to a homogenous network of CPUs with satisfactory load balancing, all that matters in obtaining the highest performance is the interconnection network and communication algorithms. Several on-chip communication architectures are compared with respect to their performance in group communications and hardware cost. A methodology for designing efficient on-chip inteerconnects for regular group communication patterns is then suggested. Three benchmark applications are used to illustrate the approach as well as superiority of&nbsp; the fat cube over the Octagonal architecture.&nbsp;&nbsp;&nbsp;

Název v anglickém jazyce

Communication Architectures for Application-Specific Multiprocessor Systems (on a Chip)

Popis výsledku anglicky

A problem of designing communication architecture optimized for specific applications is considered. Given the mapping of a parallel algorithm to a homogenous network of CPUs with satisfactory load balancing, all that matters in obtaining the highest performance is the interconnection network and communication algorithms. Several on-chip communication architectures are compared with respect to their performance in group communications and hardware cost. A methodology for designing efficient on-chip inteerconnects for regular group communication patterns is then suggested. Three benchmark applications are used to illustrate the approach as well as superiority of&nbsp; the fat cube over the Octagonal architecture.&nbsp;&nbsp;&nbsp;

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F02%2F0503" target="_blank" >GA102/02/0503: Predikce a ladění paralelní výkonnosti</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2003

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proc. of the 11th International Conference on Software, Telecommunications and Computer Networks SoftCOM 2003

ISBN

953-6114-64-X

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

778-782

Název nakladatele

Faculty of Electrical Engineering, Mechanical Engineering and Naval Architecture

Místo vydání

Split

Místo konání akce

Split

Datum konání akce

7. 10. 2003

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—