Uplatnění formálních postupů při návrhu řadiče testu číslicového obvodu

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F04%3APU49232" target="_blank" >RIV/00216305:26230/04:PU49232 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
čeština
Název v původním jazyce
Uplatnění formálních postupů při návrhu řadiče testu číslicového obvodu
Popis výsledku v původním jazyce
Příspěvek se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = Register Transfer Level). Je v ní diskutována problematika modelování činnosti řadiče testu pomocí  časovaného automatu, dále problematika paralelního přenosu diagnostických dat k testovaným prvkům a nakonec metodika výběru registrů, které se budou podílet na aplikaci testu prvků.
Název v anglickém jazyce
The formal method exercising in design of the test controller for digital circuits
Popis výsledku anglicky
The paper describes the test controller design for RTL = Register Transfer Level. The problem of the test controller function modelling with the timed automaton is discused, the parallel transfer of diagnostic data approachis explained and finally the methodology of the test resource selection is demonstrated.

Projekt
<a href="/cs/project/GA102%2F04%2F0737" target="_blank" >GA102/04/0737: Moderní metody syntézy číslicových systémů</a>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění
2004
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Podobné výsledky(10)