Optimalizace plánování testu vzhledem k příkonu

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F07%3APU73396" target="_blank" >RIV/00216305:26230/07:PU73396 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Optimalizace plánování testu vzhledem k příkonu

Popis výsledku v původním jazyce

Příspěvek se zabývá optimalizací testu číslicového obvodu pro nízký příkon během aplikace testu. V příspěvku je prezentován princip metody využívající změn posloupnosti registrů v řetězci scan a změn posloupností testovacích vektorů. Dále je rozebrán stav prací na tématu disertační práce, jsou popsány metody, které byly zatím úspěšně implementovány a jsou prezentovány dílčí dosažené výsledky.

Název v anglickém jazyce

Low power test scheduling optimization

Popis výsledku anglicky

The paper deals with digital circuit test optimization for low power consumption during test application. In the paper there is described method that for this task exploits ordering of registers in scan chain and ordering of test vectors. Further in thepaper there is presented status of work so far done on dissertation thesis. There were also described implemented methods and experimental results obtained.<br>

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2007

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Počítačové architektury a diagnostika 2007

ISBN

978-80-7043-605-9

ISSN

—

e-ISSN

—

Počet stran výsledku

8

Strana od-do

85-92

Název nakladatele

Západočeská univerzita v Plzni

Místo vydání

Plzeň

Místo konání akce

Srní

Datum konání akce

17. 9. 2007

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—