Automatizované mapování architektur s proměnným počtem výpočetních elementů
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F07%3APU73405" target="_blank" >RIV/00216305:26230/07:PU73405 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
Automatizované mapování architektur s proměnným počtem výpočetních elementů
Popis výsledku v původním jazyce
Architektury číslicových obvodů jsou často složeny z opakujících se elementů tvořených z výpočetních jednotek nebo paměťových bloků. Tyto výpočetní elementy jsou často organizovány do <i>n</i>-rozměrných polí nebo stromových struktur s cílem dosáhnout conejvyšší výkonnosti. Proces automatizovaného mapování takovýchto architektur do čipů s omezeným množstvím zdrojů je komplikován řadou faktorů. Mezi ty hlavní patří zejména výpočet rozměrů architektury, způsob implementace dílčích částí architektury a případně výběr zdrojů, ze kterých budou složeny. Tento článek popisuje základní rámec metody pro automatizované mapování architektur složených z proměnného počtu výpočetních elementů. Navrhovaná metoda je experimentálně ověřena na příkladě obvodu prohledání podobnosti dvou řetězců algoritmem Smith-Waterman a dosažené výsledky jsou porovnány s ostatními přístupy v této oblasti.
Název v anglickém jazyce
Automated mapping of architectures with variable number of processing elements
Popis výsledku anglicky
Architectures of digital circuits are usually composed of repetitive elements in form of computation units or memory blocks. These elements are usuallt organized to n-dimensional arrays or tree structures. The process of automated mapping of such architectures into the chips with limited amount of resources is complicated by several factors. To the most important ones belong: computation of architecture dimensions, selection of type of resources for element individual parts. This paper describes the basic framework of such method for automated mapping of architectures composed of variable number of processing elements. Proposed method is evaluated on example of circuit for approximate string matching using Smith-Waterman algorithm and achieved resultsare compared with others approaches in this area.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
—
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2007
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Počítačové architektury a diagnostika 2007. Česko-slovenský seminář pro studenty doktorandského studia
ISBN
978-80-7043-605-9
ISSN
—
e-ISSN
—
Počet stran výsledku
7
Strana od-do
77-83
Název nakladatele
Západočeská univerzita v Plzni
Místo vydání
Plzeň
Místo konání akce
Srní
Datum konání akce
17. 9. 2007
Typ akce podle státní příslušnosti
EUR - Evropská akce
Kód UT WoS článku
—