Hardware Accelerated Pattern Matching Based on Deterministic Finite Automata with Perfect Hashing

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F10%3APU89524" target="_blank" >RIV/00216305:26230/10:PU89524 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Hardware Accelerated Pattern Matching Based on Deterministic Finite Automata with Perfect Hashing

Popis výsledku v původním jazyce

With the increased amount of data transferred by<br>computer networks, the amount of the malicious traffic also<br>increases and therefore it is necessary to protect networks<br>by security systems such as firewalls and Intrusion Detection<br>Systems (IDS) operating at multigigabit speeds. Pattern matching<br>is the time critical operation of current IDS. This paper deals<br>with the analysis of regular expressions used by modern IDS<br>to describe malicious traffic. According to our analysis, more<br>than 64 percent of regular expressions create Deterministic Finite<br>Automaton (DFA) with less than 20 percent of saturation of<br>the transition table which allows efficient implementation of<br>pattern matching into FPGA platform. We propose architecture<br>for fast pattern matching using perfect hashing suitable for<br>implementation into FPGA platform. The memory requirements<br>of presented architecture is closed to the theoretical minimum<br>for sparse transition tables.

Název v anglickém jazyce

Hardware Accelerated Pattern Matching Based on Deterministic Finite Automata with Perfect Hashing

Popis výsledku anglicky

With the increased amount of data transferred by<br>computer networks, the amount of the malicious traffic also<br>increases and therefore it is necessary to protect networks<br>by security systems such as firewalls and Intrusion Detection<br>Systems (IDS) operating at multigigabit speeds. Pattern matching<br>is the time critical operation of current IDS. This paper deals<br>with the analysis of regular expressions used by modern IDS<br>to describe malicious traffic. According to our analysis, more<br>than 64 percent of regular expressions create Deterministic Finite<br>Automaton (DFA) with less than 20 percent of saturation of<br>the transition table which allows efficient implementation of<br>pattern matching into FPGA platform. We propose architecture<br>for fast pattern matching using perfect hashing suitable for<br>implementation into FPGA platform. The memory requirements<br>of presented architecture is closed to the theoretical minimum<br>for sparse transition tables.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2010

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems DDECS 2010

ISBN

978-1-4244-6610-8

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

—

Název nakladatele

IEEE Computer Society

Místo vydání

Vienna

Místo konání akce

Vienna

Datum konání akce

14. 4. 2010

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—