Generátor paketů založený na FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F11%3APU96179" target="_blank" >RIV/00216305:26230/11:PU96179 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Generátor paketů založený na FPGA

Popis výsledku v původním jazyce

Přenosové rychlosti v současných páteřních sítích se pohybují v hodnotách desítek Gb/s. Zařízení pro takové počítačové sítě musejí být řádně testována na plné přenosové rychlosti. Tento požadavek však implikuje potřebu zařízení schopného přehrávat a/nebogenerovat síťový provoz touto rychlostí. Tento článek popisuje originální architekturu generátoru paketů pro vysokorychlostní sítě, jenž je založen na platformě NetCOPE a rodině karet COMBOv2. Navrhované zařízení bude implementováno v FPGA čipu a umožnípřehrávání a generování síťového provozu na plné rychlosti dvou síťových rozhraní s maximální přenosovou rychlostí 10 Gb/s. Vysílaný síťový provoz bude volitelně možné omezovat na základě přesných 64bitových časových značek. Tato možnost tak uživatelůmdovolí provádět časové kritické experimenty vyžadující přesně definované mezipaketové mezery.

Název v anglickém jazyce

FPGA-Based Packet Generator

Popis výsledku anglicky

Current backbone networks operate at speed of tens of Gb/s. Devices for these networks have to be tested properly at full wire speed. This implies the need for a testing device able to replay and/or generate network traffic at this speed. This paper describes a novel architecture of a high-speed network packet generator based on the NetCOPE platform and the COMBOv2 card. Proposed device is to be implemented in the FPGA chip and it will allow replaying and generating network traffic at full wire speed oftwo 10 Gb/s network interfaces. As an optional feature, limiting of transmitted traffic based on precise 64-bit timestamps will be included. This will allow users to perform time-critical experiments requiring precisely defined inter-packet delays.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2011

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 17th Conference STUDENT EEICT 2011

ISBN

978-80-214-4272-6

ISSN

—

e-ISSN

—

Počet stran výsledku

3

Strana od-do

312-314

Název nakladatele

Vysoké učení technické v Brně

Místo vydání

Brno

Místo konání akce

Brno

Datum konání akce

28. 4. 2011

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—