Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Implementation Techniques for Evolvable HW Systems: Virtual vs. Dynamic Reconfiguration

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F12%3APU101779" target="_blank" >RIV/00216305:26230/12:PU101779 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://dx.doi.org/10.1109/FPL.2012.6339376" target="_blank" >http://dx.doi.org/10.1109/FPL.2012.6339376</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1109/FPL.2012.6339376" target="_blank" >10.1109/FPL.2012.6339376</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Implementation Techniques for Evolvable HW Systems: Virtual vs. Dynamic Reconfiguration

  • Popis výsledku v původním jazyce

    Adaptive hardware requires some reconfiguration capabilities. FPGAs with native dynamic partial reconfiguration (DPR) support pose a dilemma for system designers: whether to use native DPR or to build a virtual reconfigurable circuit (VRC) on top of theFPGA which allows selecting alternative functions by a multiplexing scheme. This solution allows much faster reconfiguration, but with higher resource overhead. This paper discusses the advantages of both implementations for a 2D image processing matrix.Results show how higher operating frequency is obtained for the matrix using DPR. However, this is compensated in the VRC during evolution due to the comparatively negligible reconfiguration time. Regarding area, the DPR implementation consumes slightlymore resources due to the reconfiguration engine, but adds further more capabilities to the system.

  • Název v anglickém jazyce

    Implementation Techniques for Evolvable HW Systems: Virtual vs. Dynamic Reconfiguration

  • Popis výsledku anglicky

    Adaptive hardware requires some reconfiguration capabilities. FPGAs with native dynamic partial reconfiguration (DPR) support pose a dilemma for system designers: whether to use native DPR or to build a virtual reconfigurable circuit (VRC) on top of theFPGA which allows selecting alternative functions by a multiplexing scheme. This solution allows much faster reconfiguration, but with higher resource overhead. This paper discusses the advantages of both implementations for a 2D image processing matrix.Results show how higher operating frequency is obtained for the matrix using DPR. However, this is compensated in the VRC during evolution due to the comparatively negligible reconfiguration time. Regarding area, the DPR implementation consumes slightlymore resources due to the reconfiguration engine, but adds further more capabilities to the system.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/ED1.1.00%2F02.0070" target="_blank" >ED1.1.00/02.0070: Centrum excelence IT4Innovations</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2012

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proc. of the 22nd International Conference on Field Programmable Logic and Applications (FPL)

  • ISBN

    978-1-4673-2257-7

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    547-550

  • Název nakladatele

    IEEE Computer Society

  • Místo vydání

    Oslo

  • Místo konání akce

    Oslo

  • Datum konání akce

    29. 8. 2012

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku