Design Sychronization after Partial Dynamic Reconfiguration of Fault Tolerant System

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F12%3APU101848" target="_blank" >RIV/00216305:26230/12:PU101848 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Design Sychronization after Partial Dynamic Reconfiguration of Fault Tolerant System
Popis výsledku v původním jazyce
This paper is focused to present the methods of design synchronization after the partial dynamic reconfiguration of FPGA and also there was introduced a new method inspired from one widely used.
Název v anglickém jazyce
Design Sychronization after Partial Dynamic Reconfiguration of Fault Tolerant System
Popis výsledku anglicky
This paper is focused to present the methods of design synchronization after the partial dynamic reconfiguration of FPGA and also there was introduced a new method inspired from one widely used.

Projekt
Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění
2012
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools
ISBN
978-3-902457-33-2
ISSN
—
e-ISSN
—
Počet stran výsledku
2
Strana od-do
20-21
Název nakladatele
IEEE Computer Society
Místo vydání
Cesme-Izmir
Místo konání akce
Izmir
Datum konání akce
5. 9. 2012
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Podobné výsledky(10)