Metoda návrh systémů odolných proti poruchám do omezeného implementačního prostoru na bázi FPGA

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F12%3APU101865" target="_blank" >RIV/00216305:26230/12:PU101865 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
čeština
Název v původním jazyce
Metoda návrh systémů odolných proti poruchám do omezeného implementačního prostoru na bázi FPGA
Popis výsledku v původním jazyce
V článku byla naznačeny hlavní problémy, kterými se bude zabývat metodika návrhu systémů odolných proti poruchám do omezeného implementačního prostoru v FPGA a jejich možné řešení.
Název v anglickém jazyce
Method of fault tolerant system design into limited implementation area based on FPGA
Popis výsledku anglicky
The main issues to be addressed in the methodology of fault tolerant system design into limited implementation space in FPGA and their possible solutions were presented in this paper.

Projekt
<a href="/cs/project/LD12036" target="_blank" >LD12036: Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění
2012
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Popis výsledku