Paměťově efektivní vyhledání nejdelšího shodného prefixu pro směrování ve 100 Gb/s sítích

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F13%3APU106388" target="_blank" >RIV/00216305:26230/13:PU106388 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=10386" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=10386</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Paměťově efektivní vyhledání nejdelšího shodného prefixu pro směrování ve 100 Gb/s sítích

Popis výsledku v původním jazyce

Zpracování síťových dat v současných páteřních sítích již není možné provádět s využitím obecných procesorů, ale ke zpracování je nutné využít specializovaný hardware. V rámci disertační práce s názvem Využití rekonfigurovatelných obvodů v oblasti počítačových sítí je zkoumána oblast využítí technologie FPGA pro implementaci operace vyhledání nejdelšího shodného prefixu, která představuje hlavní část procesu směrování paketů. Tento příspěvek popisuje nově navrženou paměťově efektivní reprezentaci sady prefixů ze směrovací tabulky, která se v případě sad IPv6 prefixů vyrovná současným nejlepším řešením a pro IPv4 prefixy dosahuje výrazně lepších výsledků. Díky snížení paměťových nároků reprezentace prefixové sady je možné k jejímu uložení využít snadno a rychle přístupnou paměť na čipu FPGA. Reprezentaci prefixové sady tak není nutné ukládat do externí paměti, díky čemž dosahuje výsledné řešení propustnosti přibližně 155 Gb/s.

Název v anglickém jazyce

Memory Efficient Longest Prefix Matching for Routing in 100 Gb/s Networks

Popis výsledku anglicky

Processing of network data in current backbone networks cannot be done using general processors. Instead, it has to be done using dedicated hardware. As a part of the dissertation "Utilization of reconfigurable circuits in the area of computer networks", utilization of FPGAs for implementation of the longest prefix match (LPM) operation is examined. This work presents newly proposed memory efficient representation of prefix set extracted from routing table, which is comparable with current best solutions on sets of IPv6 prefixes and overcomes them on sets of IPv4 prefixes. Because of low memory demands of the proposed representation, it is possible to store the prefix set in fast and easily accesible on-chip memory of the FPGA, which allows to perform IP lookup with throughput of 155 Gbps.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/ED1.1.00%2F02.0070" target="_blank" >ED1.1.00/02.0070: Centrum excelence IT4Innovations</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2013

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Počítačové architektury a diagnostika PAD 2013

ISBN

978-80-261-0270-0

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

105-110

Název nakladatele

Západočeská univerzita v Plzni

Místo vydání

Plzeň

Místo konání akce

Teplá

Datum konání akce

9. 9. 2013

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—