Embedded detektor popředí v obraze

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APR28034" target="_blank" >RIV/00216305:26230/14:PR28034 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/prod/index.php?id=417" target="_blank" >http://www.fit.vutbr.cz/research/prod/index.php?id=417</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Embedded detektor popředí v obraze

Popis výsledku v původním jazyce

Jedná se o funkční vzorek detektoru popředí v obraze. Zařízení je založeno na platformě Xilinx SP605, který obsahuje FPGA řady Spartan-6 od firmy Xilinx. V FPGA je implementován detektor od firmy Daiteq s.r.o. Součástí funkčního vzorku je dále Ethernetový radič pro načítání dat z připojené Ethernetové kamery, která slouží jako zdroj dat pro detekci, a také VGA výstup, na který je průběžně zobrazován výsledek detekce.

Název v anglickém jazyce

Embedded image foreground detector

Popis výsledku anglicky

This functional sample is performing image foreground detection. This sample is based on Xilinx SP605 platform with Xilinx Spartan-6 family FPGA. The FPGA contains foreground detection firmware developed by Daiteq s.r.o. company. The FPGA firmware also contains Ethernet controller for receiving image data from attached camera and VGA controller for displaying detection results.

Druh

G_funk - Funkční vzorek

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/TE01020155" target="_blank" >TE01020155: Centrum pro rozvoj dopravních systémů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2014

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

ForegroundDetDemo

Číselná identifikace

—

Technické parametry

Jedná se o funkční vzorek detektoru popředí v obraze. Zařízení je založeno na FPGA platformě Xilinx SP605, dále obsahuje také kameru a VGA display. V FPGA je implementováno IP jádro pro detekci popředí v obraze.Funkční vzorek detektoru popředí je v současnosti využíván na pracovišti řešitele: Ústav počítačových systémů, Fakulta informačních technologií VUT v Brně, Božetěchova 2, 612 66 Brno.

Ekonomické parametry

The functional smaple detects foreground and background of image/video. The device is bulit upon FPGA platform Xilinx SP605, contains also camera and VGA display. FPGA contins implementation of an IP core implementiong the function.

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

00216305

Název vlastníka

Fakulta informačních technologií

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

N - Využití výsledku jiným subjektem je možné bez nabytí licence (výsledek není licencován)

Požadavek na licenční poplatek

—

Adresa www stránky s výsledkem

http://www.fit.vutbr.cz/research/prod/index.php?id=417