State Synchronization after Partial Reconfiguration of Fault Tolerant CAN Bus Control System
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APU112047" target="_blank" >RIV/00216305:26230/14:PU112047 - isvavai.cz</a>
Výsledek na webu
<a href="http://dx.doi.org/10.1109/DSD.2014.103" target="_blank" >http://dx.doi.org/10.1109/DSD.2014.103</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/DSD.2014.103" target="_blank" >10.1109/DSD.2014.103</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
State Synchronization after Partial Reconfiguration of Fault Tolerant CAN Bus Control System
Popis výsledku v původním jazyce
The paper is focused on the state synchronization issue for a fault-tolerant systems implemented into SRAM-based FPGA after repairing of detected failure. Fault-tolerant systems often use HW redundancy to increase their reliability and partial dynamic reconfiguration of FPGA to repair the part of configuration memory with copy of the protected circuit where the failure was detected. In the paper, implemented fault-tolerant system which integrates previously developed reconfiguration controller and CAN bus control system is described. Then, generic architecture for the synchronization is proposed and synchronization methods for given fault-tolerant system are implemented.
Název v anglickém jazyce
State Synchronization after Partial Reconfiguration of Fault Tolerant CAN Bus Control System
Popis výsledku anglicky
The paper is focused on the state synchronization issue for a fault-tolerant systems implemented into SRAM-based FPGA after repairing of detected failure. Fault-tolerant systems often use HW redundancy to increase their reliability and partial dynamic reconfiguration of FPGA to repair the part of configuration memory with copy of the protected circuit where the failure was detected. In the paper, implemented fault-tolerant system which integrates previously developed reconfiguration controller and CAN bus control system is described. Then, generic architecture for the synchronization is proposed and synchronization methods for given fault-tolerant system are implemented.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)
Návaznosti výsledku
Projekt
Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2014
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
17th Euromicro Conference on Digital Systems Design
ISBN
978-0-7695-5074-9
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
704-707
Název nakladatele
IEEE Computer Society
Místo vydání
Verona
Místo konání akce
Verona
Datum konání akce
27. 8. 2014
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000358409000100