Real-Time HDR Video Processing and Compression Using an FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F16%3APU136386" target="_blank" >RIV/00216305:26230/16:PU136386 - isvavai.cz</a>

Výsledek na webu

<a href="https://www-sciencedirect-com.ezproxy.lib.vutbr.cz/science/article/pii/B9780128094778000078?via%3Dihub" target="_blank" >https://www-sciencedirect-com.ezproxy.lib.vutbr.cz/science/article/pii/B9780128094778000078?via%3Dihub</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1016/B978-0-12-809477-8.00007-8" target="_blank" >10.1016/B978-0-12-809477-8.00007-8</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Real-Time HDR Video Processing and Compression Using an FPGA

Popis výsledku v původním jazyce

Real-time video processing of high dynamic range (HDR) content is an important and demanding task. This chapter demonstrates how a HDR video can be acquired in real-time through multi-exposure using standard image sensors, how the data can be fused, processed, and compressed in real-time, all using field programmable gate arrays (FPGA). The chapter describes a block diagram of the system built from an off-the-shelf camera and custom electronics, shows how the processing and compression algorithms work and what are their features, and also how they can be implemented using the FPGA, including a basic information about the results of such implementation.

Název v anglickém jazyce

Real-Time HDR Video Processing and Compression Using an FPGA

Popis výsledku anglicky

Real-time video processing of high dynamic range (HDR) content is an important and demanding task. This chapter demonstrates how a HDR video can be acquired in real-time through multi-exposure using standard image sensors, how the data can be fused, processed, and compressed in real-time, all using field programmable gate arrays (FPGA). The chapter describes a block diagram of the system built from an off-the-shelf camera and custom electronics, shows how the processing and compression algorithms work and what are their features, and also how they can be implemented using the FPGA, including a basic information about the results of such implementation.

Druh

C - Kapitola v odborné knize

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2016

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název knihy nebo sborníku

High Dynamic Range Video

ISBN

978-0-08-101038-9

Počet stran výsledku

10

Strana od-do

145-154

Počet stran knihy

284

Název nakladatele

Elsevier Science

Místo vydání

Amsterdam

Kód UT WoS kapitoly

—