Automatizace návrhu spolehlivých systémů a její dílčí komponenty
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F18%3APU130757" target="_blank" >RIV/00216305:26230/18:PU130757 - isvavai.cz</a>
Výsledek na webu
<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=11760" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=11760</a>
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
Automatizace návrhu spolehlivých systémů a její dílčí komponenty
Popis výsledku v původním jazyce
Vyšší úroveň integrace umožňuje implementovat stále složitější systémy. Vyšší integrace však zvyšuje riziko vzniku poruchy. Riziko je možno minimalizovat použitím technik odolnosti proti poruchám a maskování poruch. Vyšší složitost ale značně komplikuje vývoj takových systémů, který se do značné míry opírá o zkušenosti návrháře. Cílem našeho výzkumu je navrhnout metodu automatické konverze systémů neodolných na systémy odolné proti poruchám, která by uměla pracovat na téměř libovolné úrovni abstrakce. Tento článek je věnován dvěma podstatným částem výzkumu automatizace návrhu odolných systémů, tj. vkládání redundance a akceleraci vyhodnocení výsledků. Stěžejní částí článku je prezentace výsledků získaných během posledního roku výzkumu.
Název v anglickém jazyce
Fault Tolerant System Design Automation and Its Components
Popis výsledku anglicky
Higher level of chip-level integration allows to implement more complex systems, however, it brings a higher risk of fault manifestation. It is possible to minimize the risk by the usage of fault tolerance techniques and fault masking. The higher complexity, however, makes the task of incorporating such techniques a great challenge. The goal of our research is to develop a method to help automate the process of the transformation of a non-dependable system to its fault tolerant version. We focus on an arbitrary level of abstraction. This paper is focusing on two important processes of the automation method: The redundancy insertion and the result evaluation. The main part of the paper is focusing on presentation of the results obtained through the last year of our research.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20206 - Computer hardware and architecture
Návaznosti výsledku
Projekt
Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2018
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Počítačové architektury & diagnostika 2018
ISBN
978-80-261-0814-6
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
5-8
Název nakladatele
Západočeská univerzita v Plzni
Místo vydání
Stachy
Místo konání akce
Stachy
Datum konání akce
5. 9. 2018
Typ akce podle státní příslušnosti
CST - Celostátní akce
Kód UT WoS článku
—