Signal Transfer Path Simulator

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26620%2F20%3APR33295" target="_blank" >RIV/00216305:26620/20:PR33295 - isvavai.cz</a>

Výsledek na webu

<a href="http://silense.ceitec.cz/vysledky/signal-transfer-path-simulator/" target="_blank" >http://silense.ceitec.cz/vysledky/signal-transfer-path-simulator/</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Signal Transfer Path Simulator

Popis výsledku v původním jazyce

A signal transfer path simulator (STPS) is a hardware-in-the-loop simulator, able to acquire, sample, augment, delay and transmit the signal back to the communication channel. STPS was developed on an NI’s CompactRIO (cRIO) system, with a rugged controller cRIO-9053 used to handle both the signal simulation process and GUI. STPS implements a master-slave design pattern. A command, generated by a user via web server interface is passed from the RT system to the FPGA. Entire signal processing is implemented on the FPGA to ensure high stability and high speed of the application. The system is fitted NI 9775 14-bit digitizer module and NI 9262 16-bit AO module. STPS can process signals in the range of ±10 V at the speed of 1 MHz. The signal can be also divided and offsetted by a user-defined factor. A set of buffers is utilized both to simulate the delay in the communication channel and to shift the output signals by a desired value to simulate a different signal transfer path caused by a diversity signal propagation. The device can be used, for example, to simulate the signal delay in the transmission of ultrasonic signals through the environment, where the generated electrical signal to excite the transmitter is connected to the STPS input and the STPS output channels can serve as a simulated inputs of received signals from the environment.

Název v anglickém jazyce

Signal Transfer Path Simulator

Popis výsledku anglicky

A signal transfer path simulator (STPS) is a hardware-in-the-loop simulator, able to acquire, sample, augment, delay and transmit the signal back to the communication channel. STPS was developed on an NI’s CompactRIO (cRIO) system, with a rugged controller cRIO-9053 used to handle both the signal simulation process and GUI. STPS implements a master-slave design pattern. A command, generated by a user via web server interface is passed from the RT system to the FPGA. Entire signal processing is implemented on the FPGA to ensure high stability and high speed of the application. The system is fitted NI 9775 14-bit digitizer module and NI 9262 16-bit AO module. STPS can process signals in the range of ±10 V at the speed of 1 MHz. The signal can be also divided and offsetted by a user-defined factor. A set of buffers is utilized both to simulate the delay in the communication channel and to shift the output signals by a desired value to simulate a different signal transfer path caused by a diversity signal propagation. The device can be used, for example, to simulate the signal delay in the transmission of ultrasonic signals through the environment, where the generated electrical signal to excite the transmitter is connected to the STPS input and the STPS output channels can serve as a simulated inputs of received signals from the environment.

Druh

G_funk - Funkční vzorek

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2020

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

STPS_v1.0

Číselná identifikace

166107

Technické parametry

- počet vstupních kanálů: 1 - rozsah vstupního napěťového signálu: ± 10 V max. - rozlišení digitalizovaného vstupního napěťového signálu: 14 bitů - vzorkovací frekvence: 1 MS/s - počet výstupních kanálů: až 6 - výstupní napěťový signál: ±10 V max. - rozlišení D/A převodníků: 16 bitů - nastavitelné základní zpoždění výstupních kanálů: 5μs až 131,077 ms (cRIO-9053), resp. 262,149 ms (cRIO-9068) - max. vzájemný posuv mezi výstupními kanály: ±30 μs

Ekonomické parametry

Funčkní vzorek simulátoru přenosové cesty signálu je prozatím používán výhradně pro další výzkum a vývoj, komerční využití se zatím nepředpokládá.

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

—

Název vlastníka

Kybernetika pro materiálové vědy

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

A - K využití výsledku jiným subjektem je vždy nutné nabytí licence

Požadavek na licenční poplatek

A - Poskytovatel licence na výsledek požaduje licenční poplatek

Adresa www stránky s výsledkem

http://silense.ceitec.cz/vysledky/signal-transfer-path-simulator/