Low Hardware Overhead Deterministic Logic Test Pattern Generator
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F01%3A00000024" target="_blank" >RIV/46747885:24220/01:00000024 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Low Hardware Overhead Deterministic Logic Test Pattern Generator
Popis výsledku v původním jazyce
The article describes Low Hardware Overhead Deterministic Logic Test Pattern Generator
Název v anglickém jazyce
Low Hardware Overhead Deterministic Logic Test Pattern Generator
Popis výsledku anglicky
The article describes Low Hardware Overhead Deterministic Logic Test Pattern Generator
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/GA102%2F01%2F0566" target="_blank" >GA102/01/0566: Metody optimalizace vestavěných diagnostických prostředků v integrovaných obvodech</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2001
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proc of ECM2S
ISBN
80-7083-444-7
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
137-140
Název nakladatele
Université Paul Sabatier Toulouse
Místo vydání
Toulouse, France
Místo konání akce
Toulouse, France
Datum konání akce
30. 5. 2001
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—