Koncept rekonfigurovatelné testovací architektury pro FPGA obvody
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F08%3A%230001192" target="_blank" >RIV/46747885:24220/08:#0001192 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
Koncept rekonfigurovatelné testovací architektury pro FPGA obvody
Popis výsledku v původním jazyce
Článek je o konceptu rekonfigurovatelné testovací architektury pro FPGA obvody.
Název v anglickém jazyce
Concept of Dynamically Reconfigurable Test Archtecture for FPGA Circuits
Popis výsledku anglicky
The paper is about Concept of Dynamically Reconfigurable Test Archtecture for FPGA Circuits.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/1QS108040510" target="_blank" >1QS108040510: Technologie pro zlepšení testovatelnosti moderních číslicových obvodů</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2008
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Počítačové architektury a diagnostika
ISBN
978-80-7372-378-1
ISSN
—
e-ISSN
—
Počet stran výsledku
7
Strana od-do
—
Název nakladatele
TUL, Liberec
Místo vydání
Liberec
Místo konání akce
Hejnice
Datum konání akce
1. 1. 2008
Typ akce podle státní příslušnosti
EUR - Evropská akce
Kód UT WoS článku
—