NÁVRH REKONFIGUROVATELNÉHO VÍCEPROCESOROVÉHO SYSTÉMU NA FPGA OBVODU
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F12%3A%230002017" target="_blank" >RIV/46747885:24220/12:#0002017 - isvavai.cz</a>
Výsledek na webu
<a href="http://pad12.fit.cvut.cz/download/sbornik.pdf" target="_blank" >http://pad12.fit.cvut.cz/download/sbornik.pdf</a>
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
NÁVRH REKONFIGUROVATELNÉHO VÍCEPROCESOROVÉHO SYSTÉMU NA FPGA OBVODU
Popis výsledku v původním jazyce
ČLÁNEK SE ZABÝVÁ NÁVRHEM REKONFIGUROVATELNÉHO VÍCEPROCESOROVÉHO SYSTÉMU NA FPGA OBVODU
Název v anglickém jazyce
Multiprocessor Reconfigurable Design in FPGA Circuit
Popis výsledku anglicky
This Paper is about Multiprocessor Reconfigurable Design in FPGA Circuit
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
—
Návaznosti
S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2012
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Počítačové architektury & diagnostika (PAD2012)
ISBN
978-80-01-05106-1
ISSN
—
e-ISSN
—
Počet stran výsledku
5
Strana od-do
85-90
Název nakladatele
Česká technika - nakladatelství ČVUT Thákurova 1, 160 41 Praha 6
Místo vydání
Praha
Místo konání akce
Milovy, Czech Republic
Datum konání akce
10. 9. 2012
Typ akce podle státní příslušnosti
EUR - Evropská akce
Kód UT WoS článku
—