Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Numerical Environment for Modeling and Analyzing Transients in Static VAR Compensators

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F20%3A00008169" target="_blank" >RIV/46747885:24220/20:00008169 - isvavai.cz</a>

  • Výsledek na webu

    <a href="https://ieeexplore.ieee.org/document/9269205" target="_blank" >https://ieeexplore.ieee.org/document/9269205</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1109/EPE51172.2020.9269205" target="_blank" >10.1109/EPE51172.2020.9269205</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Numerical Environment for Modeling and Analyzing Transients in Static VAR Compensators

  • Popis výsledku v původním jazyce

    The paper presents a numerical model of a Static Var Compensator (SVC). The model is suitable for simulating transients caused by switching the SVC module to the grid. The objective is to allow comparison of various SVC topologies during the design stage of SVC development and to verify that the operating conditions of the thyristors, capacitor, and inductor stay within limits specified by the manufacturer. The model is verified against laboratory measurements. Simulation results for several SVC topologies are presented and discussed.

  • Název v anglickém jazyce

    Numerical Environment for Modeling and Analyzing Transients in Static VAR Compensators

  • Popis výsledku anglicky

    The paper presents a numerical model of a Static Var Compensator (SVC). The model is suitable for simulating transients caused by switching the SVC module to the grid. The objective is to allow comparison of various SVC topologies during the design stage of SVC development and to verify that the operating conditions of the thyristors, capacitor, and inductor stay within limits specified by the manufacturer. The model is verified against laboratory measurements. Simulation results for several SVC topologies are presented and discussed.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

  • OECD FORD obor

    20201 - Electrical and electronic engineering

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/TH03010462" target="_blank" >TH03010462: Systém pro rychlou kompenzaci jalového výkonu s prvky pro snadnou integraci do provozů s vysokou mírou automatizace</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2020

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings - 2020 21st International Scientific Conference on Electric Power Engineering, EPE 2020

  • ISBN

    978-1-72819-479-0

  • ISSN

    2376-5623

  • e-ISSN

  • Počet stran výsledku

    6

  • Strana od-do

  • Název nakladatele

  • Místo vydání

    Prague

  • Místo konání akce

    Prague

  • Datum konání akce

    1. 1. 2020

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku

    000703899600057