Fractional phase-locked loop frequency synthesizer

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F03%3A00000025" target="_blank" >RIV/49777513:23220/03:00000025 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Fractional phase-locked loop frequency synthesizer

Popis výsledku v původním jazyce

The major difficulties are spurious signals generated in fractional divider system. In this paper, the new fractional PLL frequency synthesizer with sigma-delta modulator is described. A complete fractional PLL was simulated, constructed and measured.

Název v anglickém jazyce

Fractional phase-locked loop frequency synthesizer

Popis výsledku anglicky

The major difficulties are spurious signals generated in fractional divider system. In this paper, the new fractional PLL frequency synthesizer with sigma-delta modulator is described. A complete fractional PLL was simulated, constructed and measured.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2003

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

SCS 2003

ISBN

0-7803-7979-9

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

129-132

Název nakladatele

Technical University of Iasi

Místo vydání

Iasi

Místo konání akce

Iasi

Datum konání akce

9. 7. 2003

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—