HIL testování a simulace
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F05%3A00000141" target="_blank" >RIV/49777513:23220/05:00000141 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
HIL testování a simulace
Popis výsledku v původním jazyce
Práce se zabývá testováním hardwaru ve smyčce (tzv. HIL testování) a s tím souvisejícími simulacemi. HIL testování je jedním z kroků procesu rychlého vývoje (Rapid prototyping). Proces rychlého vývoje je dnes často využíván výrobci elektronických řídících jednotek (ECU) pro zkrácení doby vývoje a snížení nákladů. HIL testování může být zajímavé také pro zákazníky, kteří využívají řídící jednotky při vývoji svých zařízení, aby se ujistili zda výrobce řídící jednotky dodržel stanovenou specifikaci. V úvodu článku jsou nastíněny základní principy HIL testování. Následně je uveden příklad implementace a v z
Název v anglickém jazyce
Hardware in the loop testing and simulation
Popis výsledku anglicky
This paper deals with hardware in the loop (HIL) testing and simulation. It is one of the steps in a rapid prototyping process used by manufacturers of electronic control units (ECUs) for a faster and more cost effective development of ECUs. The HIL canalso be used by customers to make sure that the manufacturer has met the specification requirements. The introduction of this paper presents the basic principles of HIL testing. The next chapter discusses an example of HIL testing implementation. The conclusion outlines some issues of automated HIL testing.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JA - Elektronika a optoelektronika, elektrotechnika
OECD FORD obor
—
Návaznosti výsledku
Projekt
—
Návaznosti
S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2005
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Elektrotechnika a informatika 2005. Část 2., Elektronika
ISBN
80-7043-374-4
ISSN
—
e-ISSN
—
Počet stran výsledku
3
Strana od-do
1-3
Název nakladatele
Západočeská univerzita
Místo vydání
V Plzni
Místo konání akce
Zámek Nečtiny
Datum konání akce
1. 1. 2005
Typ akce podle státní příslušnosti
CST - Celostátní akce
Kód UT WoS článku
—