Evolvable Hardware Implemented by FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F09%3A00503904" target="_blank" >RIV/49777513:23220/09:00503904 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Evolvable Hardware Implemented by FPGA

Popis výsledku v původním jazyce

This paper deals with the implementation of the evolvable hardware by FPGA devices. The present work examines the dependence of particular aspects of the genetic algorithm for the evolvable hardware domain usage. Practical implementation of this algorithm by the FPGA circuit is researched as well. In the paper, two practical examples of evolvable circuits are shown ? the combinational logic circuit and the evolutionary FIR filter.

Název v anglickém jazyce

Evolvable Hardware Implemented by FPGA

Popis výsledku anglicky

This paper deals with the implementation of the evolvable hardware by FPGA devices. The present work examines the dependence of particular aspects of the genetic algorithm for the evolvable hardware domain usage. Practical implementation of this algorithm by the FPGA circuit is researched as well. In the paper, two practical examples of evolvable circuits are shown ? the combinational logic circuit and the evolutionary FIR filter.

Druh

C - Kapitola v odborné knize

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2009

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název knihy nebo sborníku

Computer Applications in Electrical Engineering

ISBN

978-83-89333-33-9

Počet stran výsledku

18

Strana od-do

—

Počet stran knihy

306

Název nakladatele

COMPRINT

Místo vydání

Poznan

Kód UT WoS kapitoly

—