Very high resolution time measurement in FPGA

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F14%3A43923472" target="_blank" >RIV/49777513:23220/14:43923472 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Very high resolution time measurement in FPGA
Popis výsledku v původním jazyce
The paper describes possibility of time measurement in FPGA with very high resolution. There are described methods to obtain the resolution. Block diagram of the design which is implemented in FPGA are shown. Simulations and measurements are mentioned toprove the resolution.
Název v anglickém jazyce
Very high resolution time measurement in FPGA
Popis výsledku anglicky
The paper describes possibility of time measurement in FPGA with very high resolution. There are described methods to obtain the resolution. Block diagram of the design which is implemented in FPGA are shown. Simulations and measurements are mentioned toprove the resolution.

Projekt
<a href="/cs/project/ED2.1.00%2F03.0094" target="_blank" >ED2.1.00/03.0094: Regionální inovační centrum elektrotechniky (RICE)</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění
2014
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
22nd Telecommunications Forum TELFOR 2014 Proceedings of Papers
ISBN
978-1-4799-6190-0
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
745-748
Název nakladatele
IEEE
Místo vydání
Bělehrad
Místo konání akce
Bělehrad, Srbsko
Datum konání akce
25. 11. 2014
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Podobné výsledky(10)