Manuál na připojení k FPGA v MLC interface pomocí JTAG XD100
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F18%3A43951666" target="_blank" >RIV/49777513:23220/18:43951666 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
Manuál na připojení k FPGA v MLC interface pomocí JTAG XD100
Popis výsledku v původním jazyce
Tato výzkumná zpráva slouží jako manuál pro oživení komunikace mezi PC a FPGA v MLC interface. Zpráva je zaměřena na instalaci ovladačů a softwaru, který je potřebný pro vyváření uživatelských designů a komunikaci s FPGA přes rozhraní JTAG.
Název v anglickém jazyce
Manual for connecting to FPGA in MLC interface using JTAG XD100
Popis výsledku anglicky
This research report serves as a manual for relaunching communication between PC and FPGA in the MLC interface. The report focuses on installing drivers and software that is needed to customize user designs and communicate with FPGA via JTAG.
Klasifikace
Druh
O - Ostatní výsledky
CEP obor
—
OECD FORD obor
20201 - Electrical and electronic engineering
Návaznosti výsledku
Projekt
—
Návaznosti
S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2018
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů