System on Chip for Comparison of Precise Time Sources

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F16%3A10130793" target="_blank" >RIV/63839172:_____/16:10130793 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/68407700:21240/17:00314131

Výsledek na webu

<a href="http://dx.doi.org/10.1109/EWDTS.2016.7807683" target="_blank" >http://dx.doi.org/10.1109/EWDTS.2016.7807683</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/EWDTS.2016.7807683" target="_blank" >10.1109/EWDTS.2016.7807683</a>

Jazyk výsledku

angličtina

Název v původním jazyce

System on Chip for Comparison of Precise Time Sources

Popis výsledku v původním jazyce

This paper deals with a precise time, particularly comparison of diverse precise time transfer methods and sources. We deal with two ways of the precise time acquisition - the dedicated time and frequency transfer infrastructure and the time network protocols. For the needs of distinct time and frequency methods evaluation, we designed a System on Chip (SoC) that may acquire time and frequency from dedicated time transfer infrastructure or from a standard TCPIP network utilizing IEEE 1588 or NTP protocol. The SoC is implemented on a Zynq field-programmable gate array (FPGA). We also present an experience with the design and intended applications of our system.

Název v anglickém jazyce

System on Chip for Comparison of Precise Time Sources

Popis výsledku anglicky

This paper deals with a precise time, particularly comparison of diverse precise time transfer methods and sources. We deal with two ways of the precise time acquisition - the dedicated time and frequency transfer infrastructure and the time network protocols. For the needs of distinct time and frequency methods evaluation, we designed a System on Chip (SoC) that may acquire time and frequency from dedicated time transfer infrastructure or from a standard TCPIP network utilizing IEEE 1588 or NTP protocol. The SoC is implemented on a Zynq field-programmable gate array (FPGA). We also present an experience with the design and intended applications of our system.

Druh

D - Stať ve sborníku

CEP obor

IN - Informatika

OECD FORD obor

—

Projekt

<a href="/cs/project/LM2015042" target="_blank" >LM2015042: E-infrastruktura CESNET</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Rok uplatnění

2016

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of 2016 IEEE East-West Design &amp; Test Symposium (EWDTS)

ISBN

978-1-5090-0693-9

ISSN

2472-761X

e-ISSN

—

Počet stran výsledku

4

Strana od-do

—

Název nakladatele

IEEE

Místo vydání

Piscataway , USA

Místo konání akce

Jerevan, Arménie

Datum konání akce

14. 10. 2016

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—