Implementation of Error-Feedback RLS Lattice on Virtex using logarithmic arithmetic.

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F01%3A16010124" target="_blank" >RIV/67985556:_____/01:16010124 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Implementation of Error-Feedback RLS Lattice on Virtex using logarithmic arithmetic.

Popis výsledku v původním jazyce

The LNS implementation of the Error-Feedback RLS Lattice algorithm in FPGA offers better speed than C30/C40 DSP floating-point and provides low- cost, efficient solution for different system on chip applications. We have demonstrated, that one can managewithout a dedicated DSP processor.

Název v anglickém jazyce

Implementation of Error-Feedback RLS Lattice on Virtex using logarithmic arithmetic.

Popis výsledku anglicky

The LNS implementation of the Error-Feedback RLS Lattice algorithm in FPGA offers better speed than C30/C40 DSP floating-point and provides low- cost, efficient solution for different system on chip applications. We have demonstrated, that one can managewithout a dedicated DSP processor.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2001

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Advances in Systems Science: Measurement, Circuits and Control. Proceedings.

ISBN

960-8052-39-4

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

517-521

Název nakladatele

WSES Press

Místo vydání

Rethymno

Místo konání akce

Kréta [GR]

Datum konání akce

8. 7. 2001

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—