Dynamic runtime partial reconfiguration in FPGA.

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F03%3A16030106" target="_blank" >RIV/67985556:_____/03:16030106 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Dynamic runtime partial reconfiguration in FPGA.
Popis výsledku v původním jazyce
Runtime dynamic reconfiguration of FPGA devices has been an issue of the last decade. Although this feature permits more robust and more flexible designes and devices that posseses it are available on the market, it is not directly supported by the current design tools. This paper presents a simple design that uses true dymnamic reconfiguration for Atmel AT94K devices. The design has been implemented using a special feature of the currently available Figaro IDS5.2 tool in an innovative way.
Název v anglickém jazyce
Dynamic runtime partial reconfiguration in FPGA.
Popis výsledku anglicky
Runtime dynamic reconfiguration of FPGA devices has been an issue of the last decade. Although this feature permits more robust and more flexible designes and devices that posseses it are available on the market, it is not directly supported by the current design tools. This paper presents a simple design that uses true dymnamic reconfiguration for Atmel AT94K devices. The design has been implemented using a special feature of the currently available Figaro IDS5.2 tool in an innovative way.

Rok uplatnění
2003
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
ECMS 2003. 6th International Workshop on Electronics, Control, Measurement and Signals.
ISBN
80-7083-708-X
ISSN
—
e-ISSN
—
Počet stran výsledku
5
Strana od-do
294-298
Název nakladatele
Technical University
Místo vydání
Liberec
Místo konání akce
Liberec [CZ]
Datum konání akce
2. 6. 2003
Typ akce podle státní příslušnosti
EUR - Evropská akce
Kód UT WoS článku
—

Podobné výsledky(10)