Návrh architektury pro FPGA implementaci blokového CMA algoritmu (Finite interval CMA)

Kód výsledku v IS VaVaI

RIV/67985556:_____/04:00106325 - isvavai.cz

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Architecture design for FPGA implementation of finite interval CMA

Popis výsledku v původním jazyce

In the paper, we present the architecture design of the Finite Interval Constant Modulus Algorithm (FI-CMA) for FPGA implementation. For floating point calculations required in the algorithm we use the library based on the Logarithmic Number System (LNS). In the design, the resource reuse and minimization of the total latency is emphasized.

Název v anglickém jazyce

Architecture design for FPGA implementation of finite interval CMA

Popis výsledku anglicky

In the paper, we present the architecture design of the Finite Interval Constant Modulus Algorithm (FI-CMA) for FPGA implementation. For floating point calculations required in the algorithm we use the library based on the Logarithmic Number System (LNS). In the design, the resource reuse and minimization of the total latency is emphasized.

Druh

D - Stať ve sborníku

CEP obor

BD - Teorie informace

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2004

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 12th European Signal Processing Conference

ISBN

3-200-00165-8

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

1-4

Název nakladatele

University of Technology

Místo vydání

Vienna

Místo konání akce

Vienna

Datum konání akce

6. 9. 2004

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—