Použití logaritmické aritmetiky pro implementaci výpočtu rekurzivních nejmenších čtverců v FPGA obvodu

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F04%3A00106326" target="_blank" >RIV/67985556:_____/04:00106326 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA
Popis výsledku v původním jazyce
In this paper, an FPGA implementation of the QR update algorithm with Givens rotations using the High Speed Logarithmic Arithmetic (HSLA) library is outlined. An advantage of this approach is low latency and accurate computation (comparable with single-precision floating point) of the operations.
Název v anglickém jazyce
Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA
Popis výsledku anglicky
In this paper, an FPGA implementation of the QR update algorithm with Givens rotations using the High Speed Logarithmic Arithmetic (HSLA) library is outlined. An advantage of this approach is low latency and accurate computation (comparable with single-precision floating point) of the operations.

Projekt
Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění
2004
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
Field-Programmable Logic and Applications. 14th International Conference FPL 2004. Proceedings
ISBN
3-540-22989-2
ISSN
—
e-ISSN
—
Počet stran výsledku
3
Strana od-do
1149-1151
Název nakladatele
Springer
Místo vydání
Berlin
Místo konání akce
Antverp
Datum konání akce
30. 8. 2004
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Popis výsledku