Platforma s částečnou dynamickou rekonfigurací FPGA

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F06%3A00039044" target="_blank" >RIV/67985556:_____/06:00039044 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
čeština
Název v původním jazyce
Platforma s částečnou dynamickou rekonfigurací FPGA
Popis výsledku v původním jazyce
Tento text popisuje univerzální platformu pro dynamickou rekonfiguraci na obvodech FPGA. Platforma je postavena na obvodu AT94K FPSLIC od firmy Atmel ve spojení s externí pamětí. Takto navržená platforma výrazně zvyšuje užitnost obvodu FPSLIC a spolu sesystémem virtuální paměti vytváří prostředek pro vývoj aplikací, který je z hlediska dynamické rekonfigurace na FPGA plně transparentní a dovoluje tak vytvářet robustní aplikace s minimální znalostí obvodů FPGA.
Název v anglickém jazyce
Reconfigurable System-on-a-Programable-Chip Platform
Popis výsledku anglicky
This paper presents a universal reconfigurable COPC platform based on a combination of the Atmel AT94K FPSLIC device and an external memory. The presented platform increases the power of the FPSLIC device both by extending the internal address space through an introduction of a virtual program memory and by providing a transparent infrastructure for FPGA reconfiguration. The platform is demonstrated on two simple designs that demonstrate both aspects.

Druh
J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—

Projekt
<a href="/cs/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Návrh vysoce spolehlivých řídících systémů pomocí dynamicky rekonfigurovatelných obvodů FPGA</a><br>
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění
2006
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Podobné výsledky(10)