Implementace příčkového algoritmu nejmenších čtverců s odhadem řádu a zapomínaní pro FPGA
Popis výsledku
Práce popisuje strukturu RLS lattice filtru rozšířeného o odhadování neznámého řádu a koeficientu exponenciálního zapomínání identifikovaného systému. Filtr byl implementován jako koprocesor pro vestavěný FPGA mikroprocesor Microblaze (Xilinx EDK). FPGAimplementace umožňuje využít paralelizmy algoritmu a zaároveň přesun výpočetní zátěže z procesoru do hardware. Vlastní implementace formou koprocesoru umožňuje snadné programování a ladění hardwarově akcelerovaných DSP aplikací. Pro implementaci byla použita logaritmická aritmetika. Optimální rozvrh operací algoritmu byl nalezen iterativním rozvrhováním. Pomocí tohoto postupu byla objevena možnost implementovat 4 nezávislé parallelní filtry. Ty pak moho být v koprocesoru kofigurovány buď parallelně s odhadnováním až čtyř hypotéz o zapomínání nebo sériově zřetězeně pro zvýšení výkonu. Bylo demonstrováno, že navržený koprocesor zvýší vykon oproti procesoru 20x a zaroveň překonává 2.7x optimalizované řešení v 50MIPS SHARC DSP.
Klíčová slova
DSPLeast-squares latticeorder estimationexponential forgetting factor estimationFPGA implementationschedulingdynamic reconfigurationmicroblaze
Identifikátory výsledku
Kód výsledku v IS VaVaI
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA
Popis výsledku v původním jazyce
A high performance RLS lattice filter with the esti- mation of an unknown order and forgetting factor of identified system was developed and implemented as a PCORE coprocessor for Xilinx EDK. The coproces- sor implemented in FPGA hardware can fully exploit parallelisms in the algorithm and remove load from a microprocessor. The EDK integration allows effective programming and debugging of hardware accelerated DSP applications. The RLS lattice core extended by the order and forgetting factor estimation was imple- mented using the logarithmic numbers system (LNS) arithmetic. An optimal mapping of the RLS lattice onto the LNS arithmetic units found by the cyclic scheduling was used. The schedule allows us to run four independent filters in parallel on onearithmetic macro set. The coprocessor containing the RLS lat- tice core is highly configurable.
Název v anglickém jazyce
Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA
Popis výsledku anglicky
A high performance RLS lattice filter with the esti- mation of an unknown order and forgetting factor of identified system was developed and implemented as a PCORE coprocessor for Xilinx EDK. The coproces- sor implemented in FPGA hardware can fully exploit parallelisms in the algorithm and remove load from a microprocessor. The EDK integration allows effective programming and debugging of hardware accelerated DSP applications. The RLS lattice core extended by the order and forgetting factor estimation was imple- mented using the logarithmic numbers system (LNS) arithmetic. An optimal mapping of the RLS lattice onto the LNS arithmetic units found by the cyclic scheduling was used. The schedule allows us to run four independent filters in parallel on onearithmetic macro set. The coprocessor containing the RLS lat- tice core is highly configurable.
Klasifikace
Druh
Jx - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
IN - Informatika
OECD FORD obor
—
Návaznosti výsledku
Projekt
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2008
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název periodika
EURASIP Journal on Advances in Signal Processing
ISSN
1687-6172
e-ISSN
—
Svazek periodika
2008
Číslo periodika v rámci svazku
2008
Stát vydavatele periodika
US - Spojené státy americké
Počet stran výsledku
11
Strana od-do
—
Kód UT WoS článku
000259469100001
EID výsledku v databázi Scopus
—
Základní informace
Druh výsledku
Jx - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP
IN - Informatika
Rok uplatnění
2008