Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Computation and Communication Blocks for Xilinx Kintex7 FPGA with UTIA EdkDSP Accelerators. Vivado 2013.4 Designs with SW Demos

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F14%3A00438631" target="_blank" >RIV/67985556:_____/14:00438631 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_KC705" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_KC705</a>

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Computation and Communication Blocks for Xilinx Kintex7 FPGA with UTIA EdkDSP Accelerators. Vivado 2013.4 Designs with SW Demos

  • Popis výsledku v původním jazyce

    This application note describes the precompiled Vivado 2013.4 Kintex7 designs with the floating point EdkDSP accelerators and examples of use of basic communication and computation blocks used in the video processing and image processing applications. The MicroBlaze SoC design with the AXI bus is based on the Xilinx BIST (build in self-test) provided by Xilinx for the Kintex7 KC705 board and the Vivado 2014.3 design flow. The network HW controller is supporting 1Gbit/100Mbit/10Mbit standards with HW DMAand a SW stack based on the lwIP library described in the Xilinx application note XAPP1026. The MicroBlaze processor is controlling 8 EdkDSP floating point accelerators. Each accelerator is organised as 8xSIMD reconfigurable data path, controlled by a PicoBlaze6 controller. This evaluation package is provided by UTIA for the Xilinx KC705 board with the 28nm Kintex7 xc7k325t-2 FPGA part.

  • Název v anglickém jazyce

    Computation and Communication Blocks for Xilinx Kintex7 FPGA with UTIA EdkDSP Accelerators. Vivado 2013.4 Designs with SW Demos

  • Popis výsledku anglicky

    This application note describes the precompiled Vivado 2013.4 Kintex7 designs with the floating point EdkDSP accelerators and examples of use of basic communication and computation blocks used in the video processing and image processing applications. The MicroBlaze SoC design with the AXI bus is based on the Xilinx BIST (build in self-test) provided by Xilinx for the Kintex7 KC705 board and the Vivado 2014.3 design flow. The network HW controller is supporting 1Gbit/100Mbit/10Mbit standards with HW DMAand a SW stack based on the lwIP library described in the Xilinx application note XAPP1026. The MicroBlaze processor is controlling 8 EdkDSP floating point accelerators. Each accelerator is organised as 8xSIMD reconfigurable data path, controlled by a PicoBlaze6 controller. This evaluation package is provided by UTIA for the Xilinx KC705 board with the 28nm Kintex7 xc7k325t-2 FPGA part.

Klasifikace

  • Druh

    G<sub>funk</sub> - Funkční vzorek

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/7H14004" target="_blank" >7H14004: ALMARVI - Algorithms, Design Methods, and Many-Core Execution Platform for Low-Power Massive Data-Rate Video and Image Processing</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2014

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Interní identifikační kód produktu

    Utia_EdkDSP_Vivado_2013_4_KC705

  • Číselná identifikace

  • Technické parametry

    Demonstrátor dovolující připojení k 1G ethernet, generování www stránek a přenos souborů a použití akcelerátorů výpočtu v plovoucí řádové čárce s výkonem až 22,4 GFLOP/s na obvodu Xilinx KINTEX7 na prototypové desce KC705.

  • Ekonomické parametry

    Ověření 1 G ethernetu, file systemu, TFTP a WWW serveru v kombinaci s platformou EdkDSP pro výpočty v plovoucí řádové čárce na prototypové desce KC705.

  • Kategorie aplik. výsledku dle nákladů

  • IČO vlastníka výsledku

    67985556

  • Název vlastníka

    Ústav teorie informace a automatizace AV ČR, v.v

  • Stát vlastníka

    CZ - Česká republika

  • Druh možnosti využití

    P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

  • Požadavek na licenční poplatek

    N - Poskytovatel licence na výsledek nepožaduje licenční poplatek

  • Adresa www stránky s výsledkem