Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F16%3A00461500" target="_blank" >RIV/67985556:_____/16:00461500 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://sp.utia.cz/index.php?ids=results&id=t20i2h1" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=t20i2h1</a>

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board

  • Popis výsledku v původním jazyce

    This application note describes use of an evaluation package with 3 edge detection and 3 motion detection video processing designs on the Trenz TE0701-05 platform with industrial grade Zynq XC7Z020-2I device on System on Module TE0720-03-2I. All demonstrated video processing algorithms have been developed, debugged and tested in Xilinx SDSoC 2015.4 environment. Algorithms have been compiled by Xilinx SDSoC 2015.4 system level compiler (based on the Xilinx HLS compiler) to Vivado 2015.4 projects, and compiled by Vivado 2015.4 to bitstreams. The SW access functions controlling the HW accelerators have been exported to the Xilinx SDK 2015.4 SW projects as static .a libraries for standalone ARM Cortex A9 applications. This application note also describes 4 edge detection algorithms defined in the SDSoC 2015.4 in form, which enables in the SDK 2015.4 the parallel execution of predefined video processing HW paths with C user code on ARM.

  • Název v anglickém jazyce

    Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board

  • Popis výsledku anglicky

    This application note describes use of an evaluation package with 3 edge detection and 3 motion detection video processing designs on the Trenz TE0701-05 platform with industrial grade Zynq XC7Z020-2I device on System on Module TE0720-03-2I. All demonstrated video processing algorithms have been developed, debugged and tested in Xilinx SDSoC 2015.4 environment. Algorithms have been compiled by Xilinx SDSoC 2015.4 system level compiler (based on the Xilinx HLS compiler) to Vivado 2015.4 projects, and compiled by Vivado 2015.4 to bitstreams. The SW access functions controlling the HW accelerators have been exported to the Xilinx SDK 2015.4 SW projects as static .a libraries for standalone ARM Cortex A9 applications. This application note also describes 4 edge detection algorithms defined in the SDSoC 2015.4 in form, which enables in the SDK 2015.4 the parallel execution of predefined video processing HW paths with C user code on ARM.

Klasifikace

  • Druh

    G<sub>funk</sub> - Funkční vzorek

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/7H14004" target="_blank" >7H14004: ALMARVI - Algorithms, Design Methods, and Many-Core Execution Platform for Low-Power Massive Data-Rate Video and Image Processing</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2016

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Interní identifikační kód produktu

    t20i2h1

  • Číselná identifikace

    http://sp.utia.cz/results/t20i2h1/t20i2h1_2015_4_te0720.pdf

  • Technické parametry

    Demonstrátor umožňuje zpracovávat video signál z Full HD HDMI vstupu v obvodu Zynq ZC7020-2I s výstupem na Full HD HDMI monitor.

  • Ekonomické parametry

    Video signál je zpracováván pomocí HW akcelerátorů. Oproti SW řešení je dosahováno zrychlení 5x až 30x, a to v případě detekce hran v obraze a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor.

  • Kategorie aplik. výsledku dle nákladů

  • IČO vlastníka výsledku

    67985556

  • Název vlastníka

    Ústav teorie informace a automatizace AV ČR, v.v

  • Stát vlastníka

    CZ - Česká republika

  • Druh možnosti využití

    P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

  • Požadavek na licenční poplatek

    Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

  • Adresa www stránky s výsledkem

    http://sp.utia.cz/index.php?ids=results&id=t20i2h1