Compact Zynq System with SW-defined Floating-Point 8xSIMD EdkDSP Accelerator

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F18%3A00488001" target="_blank" >RIV/67985556:_____/18:00488001 - isvavai.cz</a>

Výsledek na webu

<a href="http://sp.utia.cz/index.php?ids=results&id=t20i2m4_productive40" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=t20i2m4_productive40</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Compact Zynq System with SW-defined Floating-Point 8xSIMD EdkDSP Accelerator

Popis výsledku v původním jazyce

This application note describes design of compact HW system based on Zynq all programmable 28nm chip with two Arm A9 processors and programmable logic area. System is optimised for Ethernet connected computing nodes serving for industrial automation, local data processing and data communication. The documented HW architecture is one of candidates for wider use within the ECSEL Productive 4.0 project for the edge computing node in the Industry 4.0 solutions.

Název v anglickém jazyce

Compact Zynq System with SW-defined Floating-Point 8xSIMD EdkDSP Accelerator

Popis výsledku anglicky

This application note describes design of compact HW system based on Zynq all programmable 28nm chip with two Arm A9 processors and programmable logic area. System is optimised for Ethernet connected computing nodes serving for industrial automation, local data processing and data communication. The documented HW architecture is one of candidates for wider use within the ECSEL Productive 4.0 project for the edge computing node in the Industry 4.0 solutions.

Druh

G_funk - Funkční vzorek

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

—

Návaznosti

R - Projekt Ramcoveho programu EK

Rok uplatnění

2018

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

t20i2m4_productive40

Číselná identifikace

http://sp.utia.cz/results/t20i2m4_productive40/productive40_t20i2m4_2017_1_te0706_02.pdf

Technické parametry

Demonstrátor umožňuje akceleraci výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq ZC7020-2I na základové desce TE0706-2. Překladač pro EdkDSP akcelerátor je implementován jako uživatelská aplikace běžící na procesoru ARM přímo v obvodu Zynq. Demonstrátor podporuje také akceleraci výpočtů pomocí HW akcelerátorů generovaných Xilinx překladačem SDSoC z C/C++ funkcí.

Ekonomické parametry

Demonstrátor na modulu Zynq TE0720-2IF na desce TE0706-2 podporuje také akceleraci výpočtů pomocí HW akcelerátorů generovaných Xilinx překladačem SDSoC z C/C++ funkcí. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP. Vzhledem k tomu, že překladač pro EdkDSP akcelerátor je implementován jako uživatelská aplikace procesoru ARM přímo v obvodu Zynq, lze adaptovat HW akcelerátor za běhu aplikace, a to ze zdrojového C kódu.

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

67985556

Název vlastníka

Ústav teorie informace a automatizace AV ČR, v.v

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

N - Využití výsledku jiným subjektem je možné bez nabytí licence (výsledek není licencován)

Požadavek na licenční poplatek

—

Adresa www stránky s výsledkem

http://sp.utia.cz/index.php?ids=results&id=t20i2m4_productive40