Design of Self Checking Circuits Based on FPGA
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F03%3A03092667" target="_blank" >RIV/68407700:21230/03:03092667 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Design of Self Checking Circuits Based on FPGA
Popis výsledku v původním jazyce
The paper focuses on error detection in circuits implemented in FPGAs using error detection codes(ED codes).
Název v anglickém jazyce
Design of Self Checking Circuits Based on FPGA
Popis výsledku anglicky
The paper focuses on error detection in circuits implemented in FPGAs using error detection codes(ED codes).
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/GA102%2F03%2F0672" target="_blank" >GA102/03/0672: Výzkum metod a nástrojů pro verifikaci odolnosti vestavěných počítačových systémů proti poruchám</a><br>
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2003
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of the 15th International Conference on Microelectronics
ISBN
977-05-2010-1
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
378-381
Název nakladatele
Cairo University
Místo vydání
Cairo
Místo konání akce
Cairo
Datum konání akce
9. 12. 2003
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—