Není k dispozici

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F04%3A03099876" target="_blank" >RIV/68407700:21230/04:03099876 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Single-Level Partitioning Support in BOOM-II

Popis výsledku v původním jazyce

We propose a modification of our Boolean minimizer BOOM-II enabling a single level partitioning. The disadvantage of all the present logic synthesis systems is that the minimization and decomposition phases are strictly separated; the minimization process is independent on the subsequent decomposition. We propose a method where the two-level minimization is driven by some decomposition or other constraints. Here a two level nature of a solution is retained, however, the circuit is divided into several stand alone blocks, each block having several outputs. Our aim is to minimize the number of inputs for each block, as well as the blocks' logic

Název v anglickém jazyce

Single-Level Partitioning Support in BOOM-II

Popis výsledku anglicky

We propose a modification of our Boolean minimizer BOOM-II enabling a single level partitioning. The disadvantage of all the present logic synthesis systems is that the minimization and decomposition phases are strictly separated; the minimization process is independent on the subsequent decomposition. We propose a method where the two-level minimization is driven by some decomposition or other constraints. Here a two level nature of a solution is retained, however, the circuit is divided into several stand alone blocks, each block having several outputs. Our aim is to minimize the number of inputs for each block, as well as the blocks' logic

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Návrh vysoce spolehlivých řídících systémů pomocí dynamicky rekonfigurovatelných obvodů FPGA</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2004

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the International Workshop on Discrete-Event System Design - DESDes'04

ISBN

83-89712-15-6

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

149-154

Název nakladatele

University of Zielona Gora

Místo vydání

Zielona Gora

Místo konání akce

Dychow

Datum konání akce

15. 9. 2004

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—