Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F05%3A03109949" target="_blank" >RIV/68407700:21230/05:03109949 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW

Popis výsledku v původním jazyce

Zpětná logická simulace, zpětné odvození vstupních vektorů kombinačního obvodu založené na znalosti výstupních vektorů pomocí HW. Simulační proces je popsán v jazyku VHDL.

Název v anglickém jazyce

A Logic Simulation for the Input Vectors Derivation of a Combinational Logic Circuit by HW

Popis výsledku anglicky

Backward logic simulation, the input vectors derivation of a combinational logic circuit based on output vectors knowledge by HW. A simulation process is described in VHDL.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Návrh vysoce spolehlivých řídících systémů pomocí dynamicky rekonfigurovatelných obvodů FPGA</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2005

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of XXVII International Autumn Colloquium

ISBN

80-86840-16-6

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

215-220

Název nakladatele

MARQ

Místo vydání

Ostrava

Místo konání akce

Přerov

Datum konání akce

6. 9. 2005

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—