Dynamic Reconfiguration in FPGA-based Designs

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F05%3A03111857" target="_blank" >RIV/68407700:21230/05:03111857 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Dynamic Reconfiguration in FPGA-based Designs

Popis výsledku v původním jazyce

Není k dispozici

Název v anglickém jazyce

Dynamic Reconfiguration in FPGA-based Designs

Popis výsledku anglicky

This paper discusses architectural issues arising from the use of dynamic reconfiguration and shows a possible use of dynamic reconfiguration to extend and accelerate a computation performed in system-on-a-chip designs with microprocessors with fixed instruction sets. The implementation data for two dynamically reconfigurable platforms available on the market - the Xilinx Virtex2 family FPGAs and the Atmel FPSLIC family FPGAs - is compared in terms of resource requirements, operating frequency, and power consumption.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/1M0567" target="_blank" >1M0567: Centrum aplikované kybernetiky</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2005

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop

ISBN

963 9364 48 7

ISSN

—

e-ISSN

—

Počet stran výsledku

8

Strana od-do

129-136

Název nakladatele

University of Western Hungary

Místo vydání

Sopron

Místo konání akce

Sopron

Datum konání akce

13. 4. 2005

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—