Representation of Logical Circuits and Parser with Layer Architecture Allowing to Be Easily Adapted

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F06%3A00120654" target="_blank" >RIV/68407700:21230/06:00120654 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Representation of Logical Circuits and Parser with Layer Architecture Allowing to Be Easily Adapted

Popis výsledku v původním jazyce

A developed flexible internal representation of logical circuits and an layer architecture of a parser, which loads circuits in ISCAS format into the internal representation, are presented. Described representation and parser allow to be easily and quickly modified as necessary and have been successfully used in three programs.

Název v anglickém jazyce

Representation of Logical Circuits and Parser with Layer Architecture Allowing to Be Easily Adapted

Popis výsledku anglicky

A developed flexible internal representation of logical circuits and an layer architecture of a parser, which loads circuits in ISCAS format into the internal representation, are presented. Described representation and parser allow to be easily and quickly modified as necessary and have been successfully used in three programs.

Druh

D - Stať ve sborníku

CEP obor

IN - Informatika

OECD FORD obor

—

Projekt

—

Návaznosti

V - Vyzkumna aktivita podporovana z jinych verejnych zdroju

Rok uplatnění

2006

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of XXVIII-th International Autumn Colloquium ASIS 2006

ISBN

80-86840-26-3

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

—

Název nakladatele

MARQ

Místo vydání

Ostrava

Místo konání akce

Vranov (u Brna)

Datum konání akce

12. 9. 2006

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—