Jednoduchý emulátor činnost skrytých pamětí v systémech se sdílenou pamětí

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F06%3A03119176" target="_blank" >RIV/68407700:21230/06:03119176 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

A simple cache emulator for evaluating cache behavior for SMP systems

Popis výsledku v původním jazyce

Every modern CPU uses a complex memory hierarchy, which consists of multiple cache memory levels. It is very difficult to predict the behavior of this hierarchy for a given program. The situation is even worse for systems with a shared memory. The most important example is the case of SMP (symmetric multiprocessing) systems. The importance of these systems is growing due to the multi-core feature of the newest CPUs. The Cache Emulator (CE) can simulate the behavior of caches inside an SMP system and compute the number of cache misses during a computation. All measurements are done in the "off-line" mode on a single CPU. The CE uses its own emulated cache memory for an exact simulation. This means that no other CPU activity influences the behavior of the CE. This work extends the Cache Analyzer.

Název v anglickém jazyce

A simple cache emulator for evaluating cache behavior for SMP systems

Popis výsledku anglicky

Every modern CPU uses a complex memory hierarchy, which consists of multiple cache memory levels. It is very difficult to predict the behavior of this hierarchy for a given program. The situation is even worse for systems with a shared memory. The most important example is the case of SMP (symmetric multiprocessing) systems. The importance of these systems is growing due to the multi-core feature of the newest CPUs. The Cache Emulator (CE) can simulate the behavior of caches inside an SMP system and compute the number of cache misses during a computation. All measurements are done in the "off-line" mode on a single CPU. The CE uses its own emulated cache memory for an exact simulation. This means that no other CPU activity influences the behavior of the CE. This work extends the Cache Analyzer.

Druh

J_x - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

CEP obor

IN - Informatika

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2006

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

Acta Polytechnica

ISSN

1210-2709

e-ISSN

—

Svazek periodika

2006

Číslo periodika v rámci svazku

2

Stát vydavatele periodika

CZ - Česká republika

Počet stran výsledku

3

Strana od-do

47-49

Kód UT WoS článku

—

EID výsledku v databázi Scopus

—