Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Aritmetická jednotka na bázi řetězových zlomků

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F06%3A03120768" target="_blank" >RIV/68407700:21230/06:03120768 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Arithmetic Unit Based on Continued Fractions

  • Popis výsledku v původním jazyce

    We introduce architecture of an arithmetic unit that is based on continued fractions and allows computing any linear rational function of two variables, including basic arithmetic operations like addition, subtraction, multiplication and division. Such aunit can easily exploit the parallel nature of continued fraction arithmetic and accelerate the otherwise low performance of its software implementation. The proposed architecture uses continued logarithms, which are an adapted variant of continued fractions and which suit hardware implementation more naturally through their bit-level granularity. We have used FPGA to implement such a unit and we present here some experimental results, which demonstrate promising properties of the proposed architecture.

  • Název v anglickém jazyce

    Arithmetic Unit Based on Continued Fractions

  • Popis výsledku anglicky

    We introduce architecture of an arithmetic unit that is based on continued fractions and allows computing any linear rational function of two variables, including basic arithmetic operations like addition, subtraction, multiplication and division. Such aunit can easily exploit the parallel nature of continued fraction arithmetic and accelerate the otherwise low performance of its software implementation. The proposed architecture uses continued logarithms, which are an adapted variant of continued fractions and which suit hardware implementation more naturally through their bit-level granularity. We have used FPGA to implement such a unit and we present here some experimental results, which demonstrate promising properties of the proposed architecture.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    IN - Informatika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2006

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of the Seventh International Scientific Conference on Electronic Computers and Informatics ECI 2006

  • ISBN

    80-8073-598-0

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    6

  • Strana od-do

    225-230

  • Název nakladatele

    Technická univerzita v Košiciach

  • Místo vydání

    Košice

  • Místo konání akce

    Herl'any

  • Datum konání akce

    20. 9. 2006

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku