Optimisation of Applications for FPGAs with PowerPC Processor Using Priced Timed Automata

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F08%3A00145321" target="_blank" >RIV/68407700:21230/08:00145321 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Optimisation of Applications for FPGAs with PowerPC Processor Using Priced Timed Automata

Popis výsledku v původním jazyce

Some digital signal processing applications can be executed faster by moving parts of application implementation into hardware. Platforms, like Xilinx Virtex-4 4VFX12, allow a user to run software in embedded processor and offload computations to the setof hardware modules. The article deals with optimal schedule synthesis techniques for tasks executed on such platform using Priced Timed Automata and UPPAAL CORA tool. It shows a schedule synthesis techniques minimising makespan or sum of completion times criterion. Moreover, it presents a synthesis methodology considering a fraction of resource capacity, called resource budget and maximization of processor utilization for tasks with bounded period. Case studies and FPGA experiments are finally presented.

Název v anglickém jazyce

Optimisation of Applications for FPGAs with PowerPC Processor Using Priced Timed Automata

Popis výsledku anglicky

Some digital signal processing applications can be executed faster by moving parts of application implementation into hardware. Platforms, like Xilinx Virtex-4 4VFX12, allow a user to run software in embedded processor and offload computations to the setof hardware modules. The article deals with optimal schedule synthesis techniques for tasks executed on such platform using Priced Timed Automata and UPPAAL CORA tool. It shows a schedule synthesis techniques minimising makespan or sum of completion times criterion. Moreover, it presents a synthesis methodology considering a fraction of resource capacity, called resource budget and maximization of processor utilization for tasks with bounded period. Case studies and FPGA experiments are finally presented.

Druh

D - Stať ve sborníku

CEP obor

JD - Využití počítačů, robotika a její aplikace

OECD FORD obor

—

Projekt

<a href="/cs/project/FT-TA3%2F044" target="_blank" >FT-TA3/044: *Modulové řešení systému řízení FLY-BY-WIRE pro lehký proudový letoun.</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2008

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

IEEE International Symposium on Industrial Electronics - ISIE 2008

ISBN

978-1-4244-1666-0

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

—

Název nakladatele

Anglia Ruskin University

Místo vydání

Cambridge

Místo konání akce

Cambridge

Datum konání akce

30. 6. 2008

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000266702100190