An Accurate Gate-Delay Model for High Speed Digital and Analog Circuits

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F08%3A00146709" target="_blank" >RIV/68407700:21230/08:00146709 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

An Accurate Gate-Delay Model for High Speed Digital and Analog Circuits

Popis výsledku v původním jazyce

At present, most of simulation programs can characterize gate delays of microwave transistors. However, the delay is mostly approximated by means of a first-order differential equation only. In the paper, a more accurate way is suggested which is based on an appropriate second-order Bessel function. The delay model is implemented to a slightly but efficiently modified classic MESFET model. The proposed model does not create spurious oscillations that are typical for any LC approximations, and the simulation times are comparable with those obtained without the delay model. Properties of the implementation of the second-order Bessel function are demonstrated by an analysis of a tunable distributed microwave oscillator.

Název v anglickém jazyce

An Accurate Gate-Delay Model for High Speed Digital and Analog Circuits

Popis výsledku anglicky

At present, most of simulation programs can characterize gate delays of microwave transistors. However, the delay is mostly approximated by means of a first-order differential equation only. In the paper, a more accurate way is suggested which is based on an appropriate second-order Bessel function. The delay model is implemented to a slightly but efficiently modified classic MESFET model. The proposed model does not create spurious oscillations that are typical for any LC approximations, and the simulation times are comparable with those obtained without the delay model. Properties of the implementation of the second-order Bessel function are demonstrated by an analysis of a tunable distributed microwave oscillator.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F08%2F0784" target="_blank" >GA102/08/0784: Speciální metody modelování a simulace spínaných obvodů</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2008

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 2008 IEEE Dallas Circuits And Systems Workshop

ISBN

978-1-4244-2955-4

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

—

Název nakladatele

IEEE

Místo vydání

Piscataway

Místo konání akce

Dallas

Datum konání akce

19. 10. 2008

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000264860900002