Návrh aritmetických operátorů na FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F09%3A00153800" target="_blank" >RIV/68407700:21230/09:00153800 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Návrh aritmetických operátorů na FPGA

Popis výsledku v původním jazyce

Zatímco předchozí díly seriálu byly zaměřené spíše na logický a systémový návrh obecných obvodů, v tomto dílu se budeme věnovat návrhu speciálních struktur určených pro aritmetické výpočty na programovatelných hradlových polích. V příspěvku představíme možnosti realizace základních aritmetických operátorů (inverze znaménka, výpočtu absolutní hodnoty, sčítání/odčítání, násobení a dělení) s ohledem na reálnou implementaci na FPGA obvodech. Text je opět doplněn příklady VHDL kódu; krátce se zmíníme i o vlastních aritmetických knihovnách v jazyce VHDL, jejich použití a účelu.

Název v anglickém jazyce

Arithmetic operator design on FPGA

Popis výsledku anglicky

The article deals with the implementation of the basic arithmetic operators (+-*/) in the FPGA devices. Basic concepts along with the VHDL code are presented; advantages, disadvantages, and pitfalls of the proposed solutions are discussed.

Druh

J_x - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2009

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

Automatizace

ISSN

0005-125X

e-ISSN

—

Svazek periodika

53

Číslo periodika v rámci svazku

2

Stát vydavatele periodika

CZ - Česká republika

Počet stran výsledku

5

Strana od-do

—

Kód UT WoS článku

—

EID výsledku v databázi Scopus

—