Implementace sériových aritmetických operátorů na moderních programovatelných hradlových polích

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F09%3A03156563" target="_blank" >RIV/68407700:21230/09:03156563 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
čeština
Název v původním jazyce
Implementace sériových aritmetických operátorů na moderních programovatelných hradlových polích
Popis výsledku v původním jazyce
Příspěvek se věnuje analýze přínosu sériové implementace aritmetických operátorů na moderních programovatelných hradlových polích optimalizovaných pro paralelní aritmetické operace. V rámci práce byla navržena sada modulárních aritmetických operátorů veformě univerzální stavebnice. Jednotlivé bloky byly realizovány v syntetizovatelné podmnožině jazyka VHDL a implementovány na moderních programovatelných hradlových polích firem ALTERA a Xilinx. Dále byly srovnány technologické parametry jednotlivých sériových operátorů s jejich paralelními protějšky. Výsledky ukazují, že sériové aritmetické operátory mají své místo i při práci s moderními architekturami FPGA.
Název v anglickém jazyce
Implementation of the serial arithmetic operators on the modern field programmable gate array devices
Popis výsledku anglicky
The work presents a comparison of serial and parallel arithmetic operators on modern FPGA devices and shows that even the most simple serial operators are still useful even on the modern FPGA devices.

Druh
J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—

Rok uplatnění
2009
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Podobné výsledky(10)