A Wideband Partial Discharge Meter using FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F13%3A00207304" target="_blank" >RIV/68407700:21230/13:00207304 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/DEMPED.2013.6645746" target="_blank" >http://dx.doi.org/10.1109/DEMPED.2013.6645746</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DEMPED.2013.6645746" target="_blank" >10.1109/DEMPED.2013.6645746</a>

Jazyk výsledku

angličtina

Název v původním jazyce

A Wideband Partial Discharge Meter using FPGA

Popis výsledku v původním jazyce

This paper describes a hardware design of a fully digital wideband PD meter based on application of FPGA as well as design of coupling device required for PD measurements. The designed coupling device has frequency bandwidth of 1 kHz - 10 MHz. The PD signal is digitalized by a fast 14-bit A/D convertor sampling at frequency of 50 MSa/s. The digital samples of PD signal are read by the FPGA, subsequently filtered by a number of digital FIR filter banks and stored in a 32 MB SDRAM memory. On request fromPC software, the FPGA send samples in reduced form through Ethernet interface for the next signal processing and evaluation all important parameters of PD analysis. The paper also describes a design of smart charge calibrator especially developed for thePD meter testing and calibration.

Název v anglickém jazyce

A Wideband Partial Discharge Meter using FPGA

Popis výsledku anglicky

This paper describes a hardware design of a fully digital wideband PD meter based on application of FPGA as well as design of coupling device required for PD measurements. The designed coupling device has frequency bandwidth of 1 kHz - 10 MHz. The PD signal is digitalized by a fast 14-bit A/D convertor sampling at frequency of 50 MSa/s. The digital samples of PD signal are read by the FPGA, subsequently filtered by a number of digital FIR filter banks and stored in a 32 MB SDRAM memory. On request fromPC software, the FPGA send samples in reduced form through Ethernet interface for the next signal processing and evaluation all important parameters of PD analysis. The paper also describes a design of smart charge calibrator especially developed for thePD meter testing and calibration.

Druh

D - Stať ve sborníku

CEP obor

JB - Senzory, čidla, měření a regulace

OECD FORD obor

—

Projekt

<a href="/cs/project/TA02010311" target="_blank" >TA02010311: Inteligentní měřicí diagnostický systém pro určení provozního stavu vysokonapěťových elektrických strojů točivých i netočivých</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2013

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

9th IEEE International Symposium on Diagnostics for Electric Machines, Power Electronics and Drives

ISBN

978-1-4799-0023-7

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

519-524

Název nakladatele

IEEE

Místo vydání

Piscataway

Místo konání akce

Valencia

Datum konání akce

27. 8. 2013

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—