Functional chaining mechanism allowing definable models of electronic devices
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F17%3A00315208" target="_blank" >RIV/68407700:21230/17:00315208 - isvavai.cz</a>
Výsledek na webu
<a href="http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=8093250" target="_blank" >http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=8093250</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/ECCTD.2017.8093250" target="_blank" >10.1109/ECCTD.2017.8093250</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Functional chaining mechanism allowing definable models of electronic devices
Popis výsledku v původním jazyce
Fast and stable processing optimized for given simulation problem is essential for any modern simulator. It is characteristic for electronic circuit analysis that complexity of simulation is given by circuit size and used device models. Implementation of electronic device models in program SPICE uses traditional functional paradigm allowing fast computation but further modification of model can be questionable. In this article, we propose modification of standard procedure inserting functional computation layer into the process. It allows on-the-fly modification of standard models and own functional definition during circuit definition without a loss in computational performance. It also gives a possibility of functional chaining mechanism and improves mapping performance of circuit variables to device models.
Název v anglickém jazyce
Functional chaining mechanism allowing definable models of electronic devices
Popis výsledku anglicky
Fast and stable processing optimized for given simulation problem is essential for any modern simulator. It is characteristic for electronic circuit analysis that complexity of simulation is given by circuit size and used device models. Implementation of electronic device models in program SPICE uses traditional functional paradigm allowing fast computation but further modification of model can be questionable. In this article, we propose modification of standard procedure inserting functional computation layer into the process. It allows on-the-fly modification of standard models and own functional definition during circuit definition without a loss in computational performance. It also gives a possibility of functional chaining mechanism and improves mapping performance of circuit variables to device models.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20201 - Electrical and electronic engineering
Návaznosti výsledku
Projekt
<a href="/cs/project/TE01020186" target="_blank" >TE01020186: Centrum integrovaných družicových a pozemských navigačních technologií</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2017
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of the 23rd European Conference on Circuit Theory and Design
ISBN
978-1-5386-3974-0
ISSN
—
e-ISSN
2474-9672
Počet stran výsledku
4
Strana od-do
1-4
Název nakladatele
IEEE
Místo vydání
New Jersey
Místo konání akce
Catania
Datum konání akce
4. 9. 2017
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000426983700031